英特尔公布了一项名为XBM（Cross-Batch Memory）的新型高带宽内存设计专利，旨在挑战HBM4在AI加速器和数据中心处理器领域的主导地位。该设计利用UCIe互连和后端制程DRAM，规避了传统HBM封装的高成本与复杂性。
HBM已成为AI硬件的实际内存标准，但三星、SK海力士和美光控制的紧张供应造成了结构性瓶颈。英特尔的专利题为”Package architectures having vertically stacked dies for high capacity memory”，提出了一种根本不同的方案。
XBM与HBM的区别。 HBM模式是将DRAM芯片垂直堆叠在逻辑芯片旁的硅中介层上，而XBM则使用连接到UCIe输入输出模块的超高带宽DRAM模块，运行速度高达32 GT/s。内存芯片采用1T1C（单晶体管单电容）单元，在后端制程金属层中制造，而非传统的前端硅区域。这种后端DRAM方案已被包括PSMC（力晶半导体制造）在内的合作伙伴探索。
每个XBM内存芯片设计容量在0.5 GB至5.0 GB之间，输入输出通过基片进行路由。该架构采用内置修复机制，消除了HBM所需的高成本硅中介层，代之以基于UCIe的小芯片连接。
时间线。 XBM目前仍处于专利阶段。行业观察人士预计任何商业实施将瞄准2030年或更晚的时间窗口，将其与其他面向未来AI和高性能计算平台的下一代内存概念归入同一长期类别。
该专利延续了英特尔此前在ZAM技术（与软银和SaiMemory共同开发的无TSV高带宽内存路径）以及英特尔此前描述的NGDB（下一代DRAM桥接）架构方面的工作。这些努力共同表明英特尔正在推动减少对HBM双头垄断的依赖，并创建围绕UCIe构建的开放内存生态系统。
来源： Tom’s Hardware、SemiVision、Part of Style（专利分析）
婷 翻译