AMD 的 Zen 6 架构于今年夏天以服务器产品亮相：一颗采用 2 纳米工艺、最多 256 核心的芯片。但对游戏玩家而言，更不显眼、可能也更重要的事情是：一套旨在平滑帧时间下跌而非追求更高频率的每核心功耗控制。本周流传的文档与泄露信息描述了这样的桌面处理器：它们可以逐核心分配功耗预算，保护运行游戏的核心，同时让后台任务首先承受降频。
该架构于 7 月 22 日在 AMD 的 Advancing AI 活动上首次商用亮相，公司在此发布了 Epyc Venice 系列，这是其首批基于台积电 2 纳米工艺的服务器处理器，核心数量较上一代增加 33%。预计以 Ryzen 10000 命名的桌面芯片将于今年晚些时候或明年初发布。这一游戏相关泄露由 VideoCardz 最先报道，消息来源是超频工具 HYDRA 的开发者 1usmus，内容描述的改动几乎不会改变基准测试分数，却可能改变游戏在屏幕上的实际体验。
泄露的核心是协作处理器性能控制框架（Collaborative Processor Performance Control，CPPC）。自 Ryzen 3000 一代起，操作系统与处理器固件便借助该框架协商每核心性能，但效果并不完美。AMD 自己于 3 月发布的技术文档描述了部分 Zen 6 产品上的一项新功能，即 CPPC 性能优先级（CPPC Performance Priority），它为每个核心设定性能下限。当芯片触及功耗或温度上限时，固件会将各核心降频至各自的性能下限，因此运行游戏主线程的核心保持原有频率，而处理聊天应用或浏览器标签页的核心首先承受降频。
第二项新增功能 CPPC HighestFreq 向操作系统提供更精确的信息，标明哪些物理核心能超频到最高并保持最久，让调度器把游戏的渲染线程安排在最快的硅片上，把后台任务分流到面向能效的核心上。针对核心空闲等待 GPU 时出现的短暂停顿，还有一个每核心 EPP 加速机制：芯片不会让该核心跌入低频再艰难爬升，而是短暂地只把活跃核心切换到性能模式。
另外两项控制针对内存争用。其中一项基于 PQOS 框架，可为后台线程产生的内存流量设置上限，避免它们挤占游戏；另一项是扩展版 IBS 内存分析器，让开发者更精细地观察 L3 缓存未命中与较长的加载延迟。如果这些功能进入桌面芯片，且操作系统真正加以利用，这一组合将直击表现为微卡顿的帧时间不稳定问题。
支撑这一思路的证据比宣传所说的要单薄。广为引用的 1% 低帧提升 31.8% 来自一项 Linux 内核实验，该实验在 Steam Deck LCD 较旧的 Van Gogh 处理器上测试了类似的每核心 EPP 加速，运行的是文明 VI 基准测试，并非来自 Zen 6 芯片。同一实验显示平均帧率没有变化；另一项将 CPU 核心锁定在高于标称性能的测试反而使最慢帧恶化了 13% 至 21%，这提醒人们，当操作系统、固件与共享功耗预算未能协调一致时，优先级技巧可能适得其反。
目前这一切都还不是官方消息。AMD 尚未说明哪些控制功能会进入零售产品，这些功能也可能按产品档次拆分。低功耗核心类型本可让操作系统更容易区分高速核心与能效核心，但短期内不会出现在桌面处理器上。即便如此，这一方向仍是一个有意义的信号：在多年以频率和核心数量竞争之后，AMD 似乎开始投资于处理器如何分配已有的资源。对于用 1% 低帧而非平均值来衡量流畅度的玩家来说，这个分配问题可能比下一次纯粹的性能提升更重要。
婷 翻译
Sources: AMD’s upcoming Zen 6 processors could fix microstutters and improve 1% lows in games (Tom’s Hardware, Aug 2, 2026); AMD Zen 6 architecture to improve 1% lows with Performance Priority controls (VideoCardz, Aug 1, 2026); What Zen 6 Increases Isn’t Peak Clock Speed: Per-Core Performance Floors and Bandwidth Control (XenoSpectrum, Aug 2, 2026); AMD confirms Zen 6 launch for July 2026, starting with Epyc server CPUs (Club386, Jul 10, 2026); AMD Launches 256-Core Zen 6 EPYC Venice Processor on 2nm Technology (X5H, 2026)