半導体分析会社SemiAnalysisによると、Googleの次世代テンソル処理ユニット（コードネームHumufish）は、TSMCの業界標準であるCoWoSではなく、IntelのEMIB-T先端パッケージング技術を採用する。
この決定は、CEOのLip-Bu Tan氏の下でのIntelのファウンドリ事業にとって重要な勝利を示し、TSMCの容量制約のある先端パッケージングラインに代わるものへの需要が高まっていることを示唆している。AIワークロードがカスタムシリコンへの指数的な需要を促進する中、チップ設計者はロジックダイと高帯域幅メモリを結合する複雑な組立プロセスのセカンドソースを積極的に求めている。
EMIBがCoWoSとどう違うか
TSMCのCoWoS（Chip-on-Wafer-on-Substrate）技術は、すべてのダイを大型のシリコンインターポーザー上に配置する。インターポーザーはリソグラフィを使用して製造されるため、フォトマスクレチクルの制約を受け、最大パッケージサイズはマスク面積の約3.3倍に制限される。IntelのEMIB（Embedded Multi-Interconnect Bridge）は異なるアプローチを採用し、有機基板に小さなシリコンブリッジをダイ間接続が必要な場所にのみ直接埋め込む。
これにより、高価なインターポーザーが完全に不要になり、円形ウェーハから長方形のピースを切り取る際のシリコン廃棄物が削減され、フォトマスクの制約を受けないため、AIチップに必要な大型で複雑なパッケージにより適したスケーラビリティを実現する。
EMIB-Tは電力を垂直に供給
Humufishは特にEMIB-Tを使用しており、「T」はThrough-Silicon Viaを意味する。標準的なEMIBブリッジはデータ信号のみを伝送するため、電力は基板を通じてブリッジの周りを迂回せざるを得ない。EMIB-Tはシリコンブリッジを通じて電力を直接垂直に供給し、統合コンデンサとグランドプレーンを追加してよりクリーンな電力供給を実現する。このアーキテクチャは次世代HBM（High Bandwidth Memory）規格をサポートするように設計されている。
SemiAnalysisは、GoogleがCoWoS-L（TSMC独自のブリッジベースの代替技術）ではなくEMIB-Tを選択したことは、Humufishの推論およびエージェントワークロード向けの構造化データフローが、パッケージ全体の配線柔軟性にコストを払うのではなく、高密度インターコネクトを必要な場所にのみ配置することで利益を得ることを示唆していると指摘した。
IntelのEMIB歩留まり率は90パーセントを超えたと報告されており、Humufishの量産は2027年に予定されている。この動きは、TeslaによるTerafab AIチップキャンパス向けIntel 14Aプロセスの採用や、Appleとのチップ製造に関する予備的合意の報告など、Intelの最近のファウンドリの勢いをさらに強化するものだ。
出典：IntelのEMIBパッケージングが注目を集める（Tom’s Hardware、2026年7月15日）；SemiAnalysis：Googleの次世代TPUがIntel EMIB-Tを採用へ（SemiAnalysis、2026年7月1日）
雅子 訳