AMDは、TSMCのN2（2ナノメートル）ノード上に構築された、コードネームVeniceと呼ばれる第6世代Epycサーバープロセッサファミリーの詳細を正式に発表した。フラッグシップモデルEpyc 9996は、単一ソケットに256のZen 6c高密度コアと512スレッドを搭載し、2026年7月時点で公に開示された中で最もコア数の多いサーバーCPUとなる。
VeniceファミリーはAMDにとってこれまでで最も攻撃的なサーバーへの取り組みであり、4つのサブプラットフォームにわたって約35のSKUを展開している。最上位に位置する9996は、256コア・512スレッドのモンスターで、1,024メガバイトのL3キャッシュ、2.55GHzのベースクロック（ブースト時4.1GHz）、600ワットの熱設計電力を備える。AMDは、TPCx-AIベンチマークでIntel Xeon 6980Pに対して3.4倍のスループット優位性、SPECrate整数テストでNvidiaのVera CPUに対して2.2倍のスループットリードを主張しており、いずれも同じ600ワットの電力エンベロープ内でGNU 15.2コンパイラを使用して測定されている。
アーキテクチャはFinFETからゲートオールアラウンドナノシートトランジスタへの製造転換を示しており、Veniceコンピュートチップレットは約2,030億個のトランジスタを統合することが可能となっている。AMDは2ナノメートルのコンピュートチップレットと6ナノメートルの入出力ダイを組み合わせ、CCDあたり32コアを使用している。標準のZen 6コアはソケットあたり128コアまで拡張可能で、別の高周波数バリアントはブースト時5.0GHzで96コアに達する。
メモリ帯域幅は大幅にアップグレードされている。SP7プラットフォームは、最大12,800MT/sの16チャンネルMRDIMM、または8,000MT/sのDDR5 RDIMMをサポートし、ソケットあたり1.6TB/sを実現する。これはNvidia Veraの1.2TB/s、AMDの前世代Turinの576GB/sと比較される。PCIe 6.0サポートは、シングルソケット構成で128レーン、デュアルソケットで160レーンを提供する。
AMDのより広範なVeniceポートフォリオには、さらに3つのティアが含まれている。2026年後半に登場するVenice-Xラインは3D V-Cacheを追加し、96コアチップでL3を1,152MBに拡大、クロックは最大5.15GHzに達する。2027年をターゲットとしたSP8プラットフォームは、より狭い8チャンネルメモリバス上で8〜128コアまで対応する。同じく2027年に登場予定の別のVeranoプラットフォームは、専用AIホストノードとして最大72のLPDDR5X駆動コアを提供する。
5つのエージェントペルソナをシミュレートするエージェンティックAIワークロードにおいて、AMDの9996は4.45の幾何平均スループットを記録し、Intel Xeon 6980Pの2.5倍、AMD自身のTurin世代の1.5倍となった。sift1mデータセットでFAISSを使用したベクトル検索ベンチマークでは、毎秒751,453クエリを記録し、Intel比2.3倍、Turin比1.6倍の改善を示した。
AMDのRavi Kuppuswamy氏は、この発表を単一のフラッグシップではなくポートフォリオ戦略として説明した：「単一のプロセッサではありません。ファミリーなのです。」メッセージは明確で、AMDはVeniceをクラウド、エンタープライズ、HPC、そして急速に成長するエージェンティックAIワークロードセグメントに対する包括的な回答として位置づけており、すべて前世代と同じ600ワットの電力制限内に収めている。
出典：AMD’s 256-core Epyc 9996 Venice claims up to 3.4x jump（Yahoo/Tom’s Hardware、2026年7月）；AMD launches 6th Gen EPYC Venice CPUs（Technetbook、2026年7月）
雅子 訳