L’unité de traitement tensoriel de nouvelle génération de Google, nom de code Humufish, utilisera la technologie d’emballage avancée EMIB-T d’Intel au lieu du CoWoS standard de TSMC, selon la société d’analyse de semi-conducteurs SemiAnalysis.
Cette décision marque une victoire significative pour l’activité fonderie d’Intel sous le PDG Lip-Bu Tan et signale une demande croissante d’alternatives aux lignes d’emballage avancées de TSMC, dont la capacité est limitée. Alors que les charges de travail d’IA génèrent une demande exponentielle de silicium personnalisé, les concepteurs de puces recherchent activement des secondes sources pour le processus d’assemblage complexe qui lie les dies logiques à la mémoire à haute bande passante.
En quoi l’EMIB diffère du CoWoS
La technologie CoWoS (Chip-on-Wafer-on-Substrate) de TSMC place tous les dies sur un grand interposeur en silicium, fabriqué par lithographie et donc contraint par les limites du réticule du photomasque, plafonnant la taille maximale du boîtier à environ 3,3 fois la surface du masque. L’EMIB d’Intel (Embedded Multi-Interconnect Bridge) adopte une approche différente, intégrant de petits ponts en silicium directement dans le substrat organique uniquement là où des connexions die-à-die sont nécessaires.
Cela élimine entièrement l’interposeur coûteux, réduit le gaspillage de silicium lié à la découpe de pièces rectangulaires dans des tranches rondes et n’est pas contraint par les limites du photomasque, ce qui le rend plus évolutif pour les grands boîtiers complexes dont les puces d’IA ont besoin.
L’EMIB-T délivre l’énergie verticalement
Humufish utilise spécifiquement l’EMIB-T, où « T » signifie Through-Silicon Via. Les ponts EMIB standard ne transportent que des signaux de données, forçant l’énergie à les contourner à travers le substrat. L’EMIB-T délivre l’énergie directement à travers le pont en silicium verticalement, ajoutant des condensateurs intégrés et des plans de masse pour une alimentation plus propre — une architecture conçue pour prendre en charge les normes HBM (High Bandwidth Memory) de nouvelle génération.
SemiAnalysis a noté que la sélection par Google de l’EMIB-T plutôt que du CoWoS-L (l’alternative à base de ponts de TSMC) suggère que les flux de données structurées d’Humufish pour les charges de travail d’inférence et d’agents bénéficient du placement de l’interconnexion haute densité uniquement là où nécessaire, plutôt que de payer pour une flexibilité de câblage complète.
Les taux de rendement de l’EMIB d’Intel auraient dépassé 90 pour cent, la production en masse d’Humufish étant attendue en 2027. Cette décision s’ajoute également à la récente dynamique de fonderie d’Intel, notamment l’adoption par Tesla du procédé 14A d’Intel pour son campus de puces IA Terafab et un accord préliminaire signalé avec Apple pour la fabrication de puces.
Sources : L’emballage EMIB d’Intel gagne du terrain (Tom’s Hardware, 15 juillet 2026) ; SemiAnalysis : Le prochain TPU de Google utilisera l’EMIB-T d’Intel (SemiAnalysis, 1er juillet 2026)
Traduit par Lydie