婷 翻译
香港科技大学（HKUST）与华为技术的研究人员设计了一种基于FPGA的稀疏伊辛机，该机器通过一种出奇直接的方式,,将稀疏问题当作稀疏问题来处理,,相比之前的FPGA实现方案，解决组合优化问题的速度提升了多达68倍。
这项发表在《自然·通讯》上的研究针对Max-Cut问题。Max-Cut是一项NP难组合优化任务，目标是将图的顶点划分为两个集合，使跨越划分的边数最大化。Max-Cut在电路设计、统计物理和机器学习中有广泛应用，与伊辛机设计要加速的问题属于同一类别。
稀疏性洞察
现实世界中的Max-Cut图通常是稀疏的，即相对于节点数量，它们的边数相对较少。但之前的基于FPGA的伊辛机将它们视为稠密图，在零值条目上浪费片上内存，并限制了单芯片可容纳的问题规模。
该团队引入了一种瓦片化坐标列表（TCOO）数据格式，将非零条目分组为固定大小的瓦片，与FPGA的片上块RAM（BRAM/URAM）架构对齐。这使得无需流式传输开销即可在FPGA上直接进行高效的稀疏矩阵-向量乘法，充分利用了问题的原生稀疏性。
结合8位整数量化（相比传统的32位浮点数将内存占用减少四分之三），该设计允许在单个FPGA芯片上容纳多达20,000个变量，且不降低求解质量。
性能表现
在标准Max-Cut基准测试Gset图集上，该设计相比此前最先进的基于FPGA的伊辛机实现了10到68倍的加速。无需多FPGA网络或GPU集群，整个计算在单颗芯片上运行完成。
由HKUST的姚柏健、石旭、张伟，以及华为技术的Daniel Ebler、王俊涛、张帆、孙洁领导的团队联合设计了硬件和软件。数据流、流水线架构和内存层次结构经过协同优化，以最小化延迟并最大化吞吐量。
其成果是首个能够在单芯片上处理20,000个自旋的基于FPGA的伊辛机，这一规模此前需要多FPGA或基于GPU的系统。
来源：
1. Yao B, Shi X, Zhang W, Ebler D, Wang J, Zhang F, Sun J. “Precision meets speed through an FPGA-based natively sparse Ising machine for combinatorial optimization.”《自然·通讯》. 2026. DOI: 10.1038/s41467-026-75119-0