NVIDIAは、TSMCの先端パッケージングで製造上のハードルに直面したため、4ダイ構成のRubin Ultra GPUの計画を断念し、2ダイ設計に縮小したと台湾メディアが報じている。
変更点
当初のRubin Ultraは、NVIDIAとして過去最大のGPUパッケージとなる予定だった。TSMCのCoWoS-Lパッケージングを介して統合された4つのレチクルサイズの計算ダイ、約1テラバイトの容量を提供する16基のHBM4メモリスタック、パッケージあたり推定100ペタフロップスのFP4演算能力を備えていた。
台湾のCommercial TimesとWCCFTechは、4ダイ設計によりパッケージング中に反りと熱ストレスが発生し、基板が湾曲してダイと基板の接触が妨げられたと報じた。
NVIDIAは、単一のパッケージング工程で4ダイを処理する代わりに、2+2のボードレベル構成による2ダイアーキテクチャに移行したとみられる。パッケージあたり2つの同一ダイを搭載し、ラックレベルの1枚のボード上に2つのパッケージを配置する。これにより、ラックあたりの総演算能力とメモリ容量を維持しながら、製造の複雑さを大幅に軽減し、ハイパースケーラー顧客向けのスケーラビリティを向上させる。
性能低下なし、理論上は
報告によれば、ラックあたりの演算性能は低下しない見込みだ。1枚のKyberブレードは引き続き4つのRubin Ultra GPUダイを搭載するが、単一の複雑なパッケージに統合されないだけである。HBM4eの容量とメモリ帯域幅の目標は変わらない。
この設計変更により、より抜本的な代替案、つまり大規模AIアクセラレータ向けに設計されたTSMCのChip-on-Panel-on-Substrate（CoPoS）パッケージングへの移行を回避できる。CoPoSは2028年後半まで量産に至らない見込みで、Rubin Ultraの2027年展開計画には間に合わない。
標準Rubinは予定通り
大規模AIトレーニング向けに設計された標準の2ダイRubin GPUは、2026年半ばからの量産出荷開始に向けて予定通り進んでいる。改良型Kyberラックプラットフォーム上で動作するRubin Ultraバリアントは、2027年下半期に予定されていた。
業界背景
このパッケージングの縮小は、AIチップ業界における課題の拡大を浮き彫りにしている。トランジスタの微細化が続く一方で、先端パッケージングが重大なボトルネックとなっている。GPUダイが大型化し、メモリ需要が急増する中で、複数のシリコンチップを単一の基板上で平坦に冷却し接続し続けるという物理的課題は、チップ設計そのものよりも困難になりつつある。
NVIDIAはこの設計変更を公式には確認していない。Rubin Ultraプラットフォームの最終仕様は後日発表される予定だ。
雅子 訳