インテルは、XBM（クロスバッチメモリー）と呼ばれる新しい広帯域メモリー設計の特許を公開した。AIアクセラレーターやデータセンター向けプロセッサーでHBM4の優位に挑戦することを目的とし、UCIeインターコネクトとバックエンド・オブ・ラインDRAMを活用することで、従来のHBMパッケージングのコストと複雑さを回避する。
HBMはAIハードウェアの事実上のメモリー標準となっているが、サムスン、SKハイニックス、マイクロンが支配する供給の逼迫が構造的なボトルネックを生み出している。インテルの特許「Package architectures having vertically stacked dies for high capacity memory」と題されたものは、根本的に異なるアプローチを示している。
XBMがHBMと異なる点. HBMモデルがロジックダイの横にシリコンインターポーザー上でDRAMダイを垂直に積み重ねるのに対し、XBMは最大32 GT/sで動作するUCIe I/Oブロックに接続された超広帯域DRAMブロックを使用する。メモリーダイは、従来のフロントエンドシリコン領域ではなく、バックエンド・オブ・ライン金属層に製造された1T1C（1トランジスタ、1キャパシター）セルを使用する。このバックエンドDRAMアプローチは、PSMC（パワーチップ半導体製造）を含むパートナーにより既に探求されている。
各XBMメモリーダイは0.5 GBから5.0 GBの容量向けに設計され、I/Oはベースダイを通じて経路指定される。アーキテクチャーは内蔵修復メカニズムを採用し、HBMに必要な高価なシリコンインターポーザーを排除して、UCIeベースのチップレット接続に置き換える。
時期. XBMはまだ特許段階にある。業界関係者は、商業的な実装は2030年以降の時期を目標とすると予想しており、将来のAIおよびハイパフォーマンス・コンピューティング・プラットフォームを対象とした他の次世代メモリー構想と同じ長期的カテゴリーに位置づけている。
本特許は、インテルが以前に取り組んだZAMテクノロジー（ソフトバンクおよびSaiMemoryと開発した非TSV広帯域メモリーパス）、およびインテルが以前に説明したNGDB（次世代DRAMブリッジ）アーキテクチャーに続くものである。これらの取り組みは総じて、HBMの複占への依存を減らし、UCIeを中心に構築されたオープンなメモリーエコシステムを創出するというインテルの幅広い推進力を示している。
出典: Tom’s Hardware、SemiVision、Part of Style（特許分析）
雅子 訳