AMD a officiellement détaillé sa sixième génération de processeurs serveur Epyc, nommée Venice, construite sur le nœud N2 (2 nanomètres) de TSMC. Le fleuron Epyc 9996 embarque 256 cœurs denses Zen 6c et 512 threads dans un seul socket, ce qui en fait le CPU serveur au plus grand nombre de cœurs publiquement divulgué en juillet 2026.
La famille Venice représente la poussée serveur la plus agressive d’AMD à ce jour, avec environ 35 références réparties sur quatre sous-plateformes. Au sommet se trouve le 9996, un monstre de 256 cœurs et 512 threads avec 1 024 mégaoctets de cache L3, une fréquence de base de 2,55 GHz atteignant 4,1 GHz en boost, et une enveloppe thermique de 600 watts. AMD revendique un avantage de débit de 3,4 fois par rapport au Xeon 6980P d’Intel dans les tests TPCx-AI, et une avance de débit de 2,2 fois par rapport au CPU Vera de Nvidia dans les tests SPECrate integer, les deux mesurés dans la même enveloppe de 600 watts avec le compilateur GNU 15.2.
L’architecture marque une transition de fabrication du FinFET vers les transistors nanosheet gate-all-around, permettant aux chiplets de calcul Venice d’intégrer environ 203 milliards de transistors. AMD associe des chiplets de calcul en 2 nanomètres à des dies d’entrée-sortie en 6 nanomètres, utilisant 32 cœurs par CCD. Les cœurs Zen 6 standards montent à 128 cœurs par socket, tandis qu’une variante haute fréquence atteint 96 cœurs à 5,0 GHz en boost.
La bande passante mémoire bénéficie d’une mise à niveau substantielle. La plateforme SP7 prend en charge les MRDIMM 16 canaux jusqu’à 12 800 MT/s ou les RDIMM DDR5 à 8 000 MT/s, offrant 1,6 To/s par socket, contre 1,2 To/s pour le Nvidia Vera et 576 Go/s pour le Turin de la génération précédente d’AMD. Le support PCIe 6.0 offre 128 lignes en configuration mono-socket et 160 en double socket.
Le portefeuille Venice plus large d’AMD comprend trois niveaux supplémentaires. La gamme Venice-X, arrivant plus tard en 2026, ajoute le 3D V-Cache, portant le L3 à 1 152 Mo sur les puces à 96 cœurs avec des fréquences allant jusqu’à 5,15 GHz. La plateforme SP8, visant 2027, va de 8 à 128 cœurs sur un bus mémoire plus étroit à 8 canaux. Une plateforme Verano séparée, également prévue pour 2027, offre jusqu’à 72 cœurs alimentés en LPDDR5X en tant que nœud hôte AI dédié.
Dans les charges de travail d’IA agentique simulant cinq personnalités d’agents, le 9996 d’AMD a obtenu un débit géomoyen de 4,45, 2,5 fois celui du Xeon 6980P d’Intel et 1,5 fois celui de la propre génération Turin d’AMD. Les tests de recherche vectorielle utilisant FAISS sur l’ensemble de données sift1m ont montré 751 453 requêtes par seconde, soit une amélioration de 2,3 fois par rapport à Intel et de 1,6 fois par rapport à Turin.
Ravi Kuppuswamy d’AMD a décrit le lancement comme un jeu de portefeuille plutôt qu’un seul fleuron : « Ce n’est pas qu’un seul processeur. C’est une famille. » Le message est clair, AMD positionne Venice comme une réponse universelle pour le cloud, l’entreprise, le HPC et le segment en pleine croissance des charges de travail d’IA agentique, tout en restant dans la même limite de puissance de 600 watts que son prédécesseur.
Sources : AMD’s 256-core Epyc 9996 Venice claims up to 3.4x jump (Yahoo/Tom’s Hardware, juillet 2026) ; AMD launches 6th Gen EPYC Venice CPUs (Technetbook, juillet 2026)
Traduit par Lydie