Cada mensaje cifrado, transacción financiera, registro médico y documento gubernamental almacenado hoy podría seguir siendo vulnerable durante años, no por fallos en la criptografía actual, sino porque una futura computadora cuántica podría ser capaz de descifrarlo en un solo día. La respuesta a esa amenaza está pasando ahora de los parches de software al silicio mismo.
El 12 de julio, la empresa suiza de seguridad SEALSQ y el fabricante estadounidense de semiconductores GlobalFoundries (GF) firmaron un memorando de entendimiento estratégico para desarrollar conjuntamente tecnologías de seguridad post-cuánticas que incorporen protecciones criptográficas directamente en el hardware de los chips. La asociación tiene como objetivo construir lo que ambas empresas describen como «la base para la era cuántica», una infraestructura digital confiable asegurada a nivel de semiconductores.
El momento está impulsado por un modelo de amenaza bien comprendido. El RSA y la criptografía de curva elíptica, que sustentan esencialmente todas las comunicaciones cifradas modernas, son vulnerables al algoritmo de Shor ejecutado en una computadora cuántica suficientemente potente. Si bien esa máquina aún no existe, los datos cifrados capturados hoy pueden almacenarse y descifrarse retroactivamente una vez que la tecnología madure, un escenario conocido como «cosechar ahora, descifrar después».
Los algoritmos criptográficos post-cuánticos ya existen, gracias en parte al esfuerzo de estandarización en curso del NIST. Pero requieren recursos informáticos y energía significativamente mayores que los esquemas de cifrado actuales. Las implementaciones puramente de software no son suficientes; los algoritmos deben integrarse a nivel de hardware en servidores, teléfonos inteligentes, sistemas industriales e infraestructura crítica.
La asociación SEALSQ-GF se estructura en torno a cuatro áreas técnicas de enfoque. Primero, las empresas desarrollarán bloques de seguridad pre-certificados, componentes listos para usar que otros fabricantes de chips pueden integrar en sus procesadores. Este trabajo involucrará a MIPS, la empresa de diseño de chips y subsidiaria de GF, para crear módulos de seguridad certificados que ejecuten criptografía post-cuántica directamente en hardware.
Segundo, están diseñando un Módulo de Seguridad de Hardware Chiplet (CHSM), chiplets centrados en la seguridad destinados a su uso en módulos de seguridad de hardware (HSM) y enclaves seguros, aislando datos y operaciones críticas del resto del dispositivo. Los chiplets son componentes semiconductores más pequeños que se combinan como bloques de construcción para formar sistemas más grandes.
Tercero, la asociación desarrollará ASIC criogénicos, circuitos integrados de aplicación específica diseñados para operar a temperaturas cercanas al cero absoluto. Los procesadores cuánticos actuales requieren ese frío extremo, pero la electrónica convencional tiene dificultades en esas condiciones. Este trabajo se basa en el negocio de Quantum Technology Solutions recientemente lanzado por GF y la experiencia existente de SEALSQ en diseño de ASIC cuánticos.
Cuarto, todo lo anterior aprovechará procesos de fabricación CMOS maduros, la misma tecnología utilizada para producir la mayoría de los chips de computadoras y teléfonos inteligentes actuales, ofreciendo escalabilidad y eficiencias de costos.
«Una visión compartida a largo plazo entre GF y SEALSQ es que los semiconductores, la ciberseguridad, la criptografía post-cuántica y la computación cuántica están convergiendo en un ecosistema tecnológico único», dijo Carlos Moreira, CEO de SEALSQ y experto en ciberseguridad de la ONU.
Nicholas Sergeant, vicepresidente y responsable de soluciones de tecnología cuántica en GF, dijo que la asociación consiste en «construir la base para la era cuántica: infraestructura digital confiable asegurada por Criptografía Post-Cuántica y las tecnologías semiconductoras que habilitarán los futuros sistemas de computación cuántica».
La asociación es actualmente un acuerdo estratégico más que un lanzamiento de producto, con componentes en las etapas de diseño, prueba y validación. El cronograma para el despliegue comercial dependerá de la rapidez con que madure el ecosistema más amplio de la computación cuántica, incluyendo avances en corrección de errores, estabilidad de qubits y refrigeración.
Traducido por Alessandra