Intel publicó una patente para un novedoso diseño de memoria de alto ancho de banda llamado XBM (Cross-Batch Memory) que busca desafiar el dominio del HBM4 en aceleradores de IA y procesadores para centros de datos, utilizando interconexiones UCIe y DRAM back-end-of-line para esquivar el costo y la complejidad del empaquetado HBM tradicional.
HBM se ha convertido en el estándar de memoria de facto para hardware de IA, pero la oferta limitada controlada por Samsung, SK Hynix y Micron ha creado un cuello de botella estructural. La patente de Intel, titulada “Package architectures having vertically stacked dies for high capacity memory”, describe un enfoque fundamentalmente diferente.
Cómo difiere XBM de HBM. En lugar de apilar verticalmente chips DRAM junto a un chip lógico sobre un interposer de silicio, el modelo HBM, XBM utiliza bloques DRAM de ultraalto ancho de banda conectados a bloques de E/S UCIe que operan a hasta 32 GT/s. Los chips de memoria usan celdas 1T1C (un transistor, un capacitor) fabricadas en las capas metálicas back-end-of-line en lugar del área frontal de silicio tradicional. Este enfoque de DRAM back-end ya está siendo explorado por socios como PSMC (Powerchip Semiconductor Manufacturing Corp.).
Cada chip de memoria XBM está diseñado para capacidades entre 0.5 GB y 5.0 GB, con E/S enrutadas a través de un chip base. La arquitectura utiliza mecanismos de reparación integrados y elimina el costoso interposer de silicio requerido por HBM, reemplazándolo con conectividad chiplet basada en UCIe.
Cronograma. XBM permanece en etapa de patente. Los observadores de la industria esperan que cualquier implementación comercial apunte a una ventana de 2030 o posterior, colocándolo en la misma categoría de largo plazo que otros conceptos de memoria de próxima generación destinados a futuras plataformas de IA y cómputo de alto rendimiento.
La patente continúa el trabajo anterior de Intel sobre la tecnología ZAM, una ruta de memoria de alto ancho de banda sin TSV desarrollada con SoftBank y SaiMemory, y la arquitectura NGDB (Next-Generation DRAM Bridge) que Intel describió previamente. En conjunto, estos esfuerzos señalan el impulso más amplio de Intel para reducir la dependencia del duopolio de HBM y crear un ecosistema de memoria abierto construido alrededor de UCIe.
Fuente: Tom’s Hardware, SemiVision, Part of Style (análisis de patente)
Traducido por Alessandra