AMD ha detallado oficialmente su familia de procesadores para servidores de sexta generación, nombre en código Venice, construida sobre el nodo N2 (2 nanómetros) de TSMC. El buque insignia Epyc 9996 integra 256 núcleos densos Zen 6c y 512 hilos en un solo zócalo, lo que lo convierte en la CPU para servidores con mayor número de núcleos divulgada públicamente hasta julio de 2026.
La familia Venice representa la apuesta de servidores más agresiva de AMD hasta la fecha, abarcando aproximadamente 35 SKU en cuatro subplataformas. En la cima se sitúa el 9996, un monstruo de 256 núcleos y 512 hilos con 1 024 megabytes de caché L3, una frecuencia base de 2,55 GHz que alcanza los 4,1 GHz en boost y una potencia térmica de diseño de 600 vatios. AMD afirma una ventaja de rendimiento de 3,4 veces sobre el Xeon 6980P de Intel en pruebas TPCx-AI, y un liderazgo de rendimiento de 2,2 veces sobre la CPU Vera de Nvidia en pruebas SPECrate integer, ambas medidas en la misma envolvente de 600 vatios utilizando el compilador GNU 15.2.
La arquitectura marca una transición de fabricación de FinFET a transistores de nanocinta gate-all-around, lo que permite que los chiplets de cómputo Venice integren aproximadamente 203 mil millones de transistores. AMD combina chiplets de cómputo de 2 nanómetros con dies de entrada-salida de 6 nanómetros, utilizando 32 núcleos por CCD. Los núcleos Zen 6 estándar escalan a 128 núcleos por zócalo, mientras que una variante de alta frecuencia alcanza 96 núcleos a 5,0 GHz en boost.
El ancho de banda de memoria recibe una mejora sustancial. La plataforma SP7 admite MRDIMM de 16 canales de hasta 12 800 MT/s o RDIMM DDR5 a 8 000 MT/s, ofreciendo 1,6 TB/s por zócalo, en comparación con 1,2 TB/s de Nvidia Vera y 576 GB/s del Turin de generación anterior de AMD. El soporte PCIe 6.0 ofrece 128 líneas en configuración de un solo zócalo y 160 en doble zócalo.
La cartera más amplia de Venice de AMD incluye tres niveles adicionales. La línea Venice-X, que llegará a finales de 2026, añade 3D V-Cache, elevando la L3 a 1 152 MB en chips de 96 núcleos con frecuencias de hasta 5,15 GHz. La plataforma SP8, prevista para 2027, escala de 8 a 128 núcleos en un bus de memoria más estrecho de 8 canales. Una plataforma Verano independiente, también prevista para 2027, ofrece hasta 72 núcleos alimentados por LPDDR5X como nodo host de IA dedicado.
En cargas de trabajo de IA agéntica que simulan cinco personajes de agente, el 9996 de AMD obtuvo un rendimiento geométrico medio de 4,45, 2,5 veces el del Xeon 6980P de Intel y 1,5 veces el de la propia generación Turin de AMD. Las pruebas de búsqueda vectorial con FAISS en el conjunto de datos sift1m mostraron 751 453 consultas por segundo, una mejora de 2,3 veces sobre Intel y 1,6 veces sobre Turin.
Ravi Kuppuswamy de AMD describió el lanzamiento como una jugada de cartera más que un solo buque insignia: «No es solo un procesador. Es una familia». El mensaje es claro: AMD está posicionando Venice como una respuesta integral para la nube, la empresa, la HPC y el segmento de cargas de trabajo de IA agéntica en rápido crecimiento, todo dentro del mismo límite de potencia de 600 vatios que su predecesor.
Fuentes: AMD’s 256-core Epyc 9996 Venice claims up to 3.4x jump (Yahoo/Tom’s Hardware, julio de 2026); AMD launches 6th Gen EPYC Venice CPUs (Technetbook, julio de 2026)
Traducido por Alessandra