Durante dos décadas, los chips fabricados con materiales atómicamente delgados como el disulfuro de molibdeno han prometido escalar a tamaños menores y conmutar más rápido que el silicio. Pero cada intento de reducir el apilado de compuerta, el componente más importante del transistor, ha tenido un costo: cuanto más delgado es el aislante, más dispersa a los portadores de carga que el transistor debe mover. Un equipo de la Universidad Nacional Yang Ming Chiao Tung (NYCU) y de TSMC Corporate Research, en Taiwán, informa que ha roto esa disyuntiva con una capa amortiguadora de apenas 0,42 nanómetros de espesor, aproximadamente el ancho de dos átomos.
El trabajo, publicado el 31 de julio en Nature Electronics, demuestra transistores de compuerta superior sobre disulfuro de molibdeno (MoS2) monocapa con una transconductancia de 0,45 milisiemens por micrómetro a un espesor de óxido equivalente de aproximadamente 1 nanómetro. La transconductancia mide con qué fuerza un cambio en la tensión de compuerta altera la corriente que circula por el dispositivo, y determina la ganancia de tensión, la velocidad de conmutación y el ancho de banda del transistor. Obtener un valor alto exige tres cosas a la vez: un espesor de óxido equivalente (EOT) bajo, una longitud de canal reducida y una movilidad de portadores preservada. En los transistores 2D, esos tres factores se han resistido a una optimización simultánea.
La disyuntiva en el corazón de los transistores 2D
Para controlar un canal atómicamente delgado, el aislante de compuerta debe ser extremadamente fino, idealmente por debajo de un nanómetro de espesor de óxido equivalente. Los materiales con constantes dieléctricas altas, los llamados dieléctricos high-k, hacen posible esto. Pero los óxidos high-k son polares y sus fonones ópticos se acoplan a las cargas del canal cercano, un mecanismo de dispersión que degrada la movilidad de los portadores justo cuando el aislante queda más cerca del semiconductor. El resultado había sido una disyuntiva: un transistor bien controlado con portadores lentos, o un canal rápido con una compuerta con fugas y mal controlada.
La innovación del equipo taiwanés es una capa intermedia cultivada epitaxialmente, en registro atómico con la red del MoS2. Evaporaron una película epitaxial de aluminio de apenas 0,3 nanómetros directamente sobre la monocapa en una cámara de ultraalto vacío y luego la oxidaron in situ a baja presión para formar una capa interfacial de óxido de aluminio de unos 0,42 nanómetros. Sobre ella depositaron óxido de hafnio mediante deposición de capas atómicas. La capa interfacial cumple dos funciones: proporciona una superficie uniforme y libre de enlaces colgantes sobre la que el óxido high-k puede nuclearse de manera homogénea, y suprime la dispersión inducida por el dieléctrico que antes degradaba la movilidad.
El resultado es un apilado de compuerta con un EOT de 1,06 nanómetros y una transconductancia máxima de 0,45 mS por micrómetro a una longitud de compuerta de aproximadamente 100 nanómetros, con pendientes subumbral de unos 75 milivoltios por década y una corriente en estado encendido de 330 microamperios por micrómetro a 1 voltio. Los dispositivos sobrevivieron a un recocido en gas formador a 400 grados Celsius, un requisito para la compatibilidad con el procesado de final de línea.
Por qué importa la elección del material
Igual de importante es cómo se obtuvo el MoS2. El canal se cultivó por deposición química en fase vapor (CVD) sobre zafiro y se transfirió al sustrato del dispositivo, una vía que escala a obleas. Las demostraciones anteriores de EOT subnanométrico en transistores 2D, como el EOT de 0,67 nanómetros logrado con óxido de antimonio en 2023, dependían de láminas exfoliadas, material desprendido a mano de cristales masivos que no sirve para la fabricación. El crecimiento por CVD es la vía industrialmente relevante, y esta es la primera vez que se combinan un EOT inferior a 1,1 nanómetros, un fuerte control de compuerta y una movilidad preservada en material monocapa cultivado por CVD.
Los autores del artículo, liderados por Wen-Hao Chang y Tsung-En Lee en la NYCU y por Iuliana P. Radu en TSMC Corporate Research, enmarcan el avance en términos de interfaces más que de materiales. Chang señaló que la verdadera competencia en semiconductores 2D no giraría solo en torno a los materiales, sino a la ingeniería de interfaces, ya que la frontera atómica entre canal y aislante es donde vive la física decisiva. La participación de TSMC indica que la cuestión ya no es puramente académica; la fundición es socia de la investigación, y el trabajo coincide con un impulso industrial más amplio, incluido el anuncio de junio de 2026 de imec, ASML y TSMC sobre la integración de transistores 2D en obleas de 300 milímetros.
Lo que sigue sin resolverse
El artículo es cuidadoso con sus límites, y la brecha entre la demostración y la producción sigue siendo amplia. La movilidad intrínseca medida, de unos 27 centímetros cuadrados por voltio-segundo, es respetable pero muy inferior a los 100-200 cm2/Vs logrados en láminas exfoliadas; la afirmación es que la movilidad ya no se degrada de forma notable al añadir el apilado de compuerta, no que establezca récords. La transconductancia de 0,45 mS por micrómetro sigue por detrás de los FinFET de silicio en más de un orden de magnitud. Las estadísticas de los dispositivos provienen de una docena de transistores, no de obleas completas, y se reconocieron los residuos orgánicos del proceso de transferencia como fuente de variabilidad en la tensión umbral y en la pendiente subumbral.
La estabilidad térmica solo se ha demostrado hasta 400 grados Celsius, mientras que algunos pasos de fabricación operan a temperaturas más altas. El enfoque aún no se ha mostrado viable para canales de tipo p, como el diseleniuro de tungsteno, que se necesitaría para la lógica complementaria. Y la cifra de 0,42 nanómetros describe la capa interfacial de alúmina, no el apilado de compuerta completo; el espesor de óxido equivalente del apilado completo es de aproximadamente 1 nanómetro.
Las hojas de ruta de la industria siguen situando la producción comercial de canales 2D en torno a 2034, en el nodo de 0,7 nanómetros. Lo que hace este artículo es eliminar uno de los obstáculos más tozudos de ese camino: la demostración de que una capa amortiguadora atómicamente delgada y epitaxialmente emparejada puede dar a un transistor 2D cultivado por CVD una compuerta lo bastante fina como para controlarlo y un canal lo bastante rápido como para importar.
Traducido por Alessandra
Sources
1. Yuan-Chun Su, Po-Sen Mao, et al., “High-transconductance molybdenum disulfide top-gate transistors using epitaxial interface engineering,” Nature Electronics (2026), published online July 31, 2026. DOI: 10.1038/s41928-026-01672-7.
2. ScienceDaily, “A 0.42-nanometer interface pushes transistors beyond silicon,” August 2026. https://www.sciencedaily.com/releases/2026/08/260808234943.htm
3. NYCU press release, “NSTC, NYCU, and TSMC Break Key Barrier in 2D Semiconductors,” August 11, 2026. https://www.nycu.edu.tw/nycu/en/app/news/view?module=headnews&id=552&serno=149da2b1-c125-4a91-a84f-1e21e369f762
4. EurekAlert!, “Engineering the atomic interface opens a new path for atomically thin transistors,” August 4, 2026. https://www.eurekalert.org/news-releases/1138925
5. XenoSpectrum technical analysis, “Epitaxial interface engineering MoS2 transistor,” August 9, 2026. https://xenospectrum.com/en/epitaxial-interface-engineering-mos2-transistor-nature-electronics/